ARM和CPLD的JTAG的原理圖，以及PCB圖，為公司做的，順便發出來，有需要的可以下栽
標簽： CPLD JTAG ARM 原理圖
上傳時間： 2013-08-29
上傳用戶：windypsm
~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D\~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OBM(9}~}
標簽： IzWwR IRTWw JGR 8vQ
上傳時間： 2015-02-22
上傳用戶：ommshaggar
xilinx FPGA上使用jtag接口作為用戶IO的源碼。支持任意位寬度。
標簽： xilinx FPGA jtag 接口
上傳時間： 2015-05-24
上傳用戶：evil
xilinx xc9572 cpld 實現的伺服電機控制器，電機控制輸出，和增量編碼器讀取。
標簽： xilinx 9572 cpld xc
上傳時間： 2013-12-17
上傳用戶：123456wh
b to b 模式 電子商務系統 ，c# 開發 , B/S結構
標簽： to 模式 電子商務系統
上傳時間： 2014-01-20
上傳用戶：hanli8870
上傳時間： 2015-11-30
上傳用戶：Andy123456
a XOR b> a,然后a XOR b< b,and both a and b are dependent data
標簽： XOR and dependent both
上傳時間： 2014-01-27
上傳用戶：yxgi5
適用于xilinx的CPLD產品，曼徹斯特編碼
標簽： xilinx CPLD
上傳時間： 2017-03-29
上傳用戶：小草123
這是一個用于XILINX的CPLD案例，很實用的。
標簽： XILINX CPLD 案例
上傳用戶：star_in_rain
樣板 B 樹 ( B - tree ) 規則 : (1) 每個節點內元素個數在 [MIN,2*MIN] 之間, 但根節點元素個數為 [1,2*MIN] (2) 節點內元素由小排到大, 元素不重複 (3) 每個節點內的指標個數為元素個數加一 (4) 第 i 個指標所指向的子節點內的所有元素值皆小於父節點的第 i 個元素 (5) B 樹內的所有末端節點深度一樣
標簽： MIN 元素 tree
上傳時間： 2017-05-14
上傳用戶：日光微瀾
蟲蟲下載站版權所有 京ICP備2021023401號-1
